SWITCHED CAPACITOR MULTIPLIER

Patent number:

JP9027731

Publication date:

1997-01-28

Inventor:

TAKAHASHI MITSURU; HIRANO TETSUO

Applicant:

NIPPONDENSO CO LTD

Classification:

- international:

H03H19/00

- european:

Application number: JP19950175044 19950711


Priority number(s):


Abstract of JP9027731

PROBLEM TO BE SOLVED: To secure high-speed operation and avoid the occurrence of an output error by performing on-off control over a 1st and a 2nd switch with two-phase clocks having a nonoverlap period of high level and also performing on-off control over a 3rd switch for charging to a 2nd capacitor with the inverted signal of the

clock supplied to the 2nd switch.

SOLUTION: The switch 4 is turned on by being controlled with the two-phase clocks &phiv 1 and &phiv 2 whose high level periods do not overlap with each other, the capacitor C1 is charged with an input signal IN, and a capacitor C2 having the same capacity with the capacitor C1 is completely discharged when a switch 7 is turned on. Then the switches 4 and 7 turn OFF, the capacitor C1 is discharged to charge the capacitor C2, and when the charging turns to discharging with a switch 6 ON, a switch 8 is turned on with the inverted clock &phiv 2, so that there is not a period wherein the DC feedback path of an operational amplifier 3 is open. Consequently, the generation of an output error and a decrease in the operation speed due to unnecessary charge accumulation are eliminated.





THIS PAGE BLANK (USPTO)

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平9-27731

(43)公開日 平成9年(1997)1月28日

(51) Int. Cl. 6 HO3H 19/00 識別記号

FΙ

H 19/00 8842-5J

H03H 19/00

審査請求 未請求 請求項の数2 OL (全5頁)

(21)出願番号

特願平7-175044

(22) 出願日

平成7年(1995)7月11日

(71)出願人 000004260

株式会社デンソー

愛知県刈谷市昭和町1丁目1番地

(72) 発明者 髙橋 充

愛知県刈谷市昭和町1丁目1番地 日本電

装株式会社内

(72)発明者 平野 哲夫

愛知県刈谷市昭和町1丁目1番地 日本電

装株式会社内


(74)代理人 弁理士 鈴江 武彦


(54)【発明の名称】スイッチトキャパシタ乗算器

(57)【要約】

【課題】従来技術では、スイッチの切換えの際に、演算 増幅器に直流帰還回路が存在しない時間を生じて、出力 誤差が発生するとともに回路の動作スピードが制限され るという問題が生じる。

【解決手段】本発明は、第1のキャパシタ1に充電された電荷を第2のキャパシタ2に充電を行うためのスイッチ6及び、該キャパシタ2から放電を行うためのスイッチ7を有し、スイッチ6の切換えと同時に、該スイッチ7の導通、非導通とは反転する状態にスイッチ8を切換え、切換えの際に演算増幅器の直流帰還回路の不在状態をなくすスイッチトキャパシタ乗算器である。





THIS PAGE BLANK (USPTO)

10

2

【特許請求の範囲】

【請求項1】 演算増幅器と、前記演算増幅器の反転入 力端子に接続された第1、第2のキャパシタと、前記第 1のキャパシタと信号入力端子間に接続され、前記第1 のキャパシタへの電荷の充放電を行う第1のスイッチ手 段と、前記第2のキャパシタと前記演算増幅器の出力端 子間に接続され、前記第2のキャパシタへの電荷の充放 電を行う第2のスイッチ手段と、前記演算増幅器の出力 端子と反転入力端子間に接続された第3のスイッチと、 を具備するスイッチトキャパシタ乗算器において、 前記第1, 第2のスイッチ手段は、ハイレベルの非重複 期間を持つ2相クロックで導通及び非導通が制御される と共に、前記第3のスイッチは、前記第2のキャパシタ への電荷の充電を制御するために前記第2のスイッチ手 段に供給されるクロックの反転信号で導通、非導通が制 御されることを特徴とするスイッチトキャパシタ乗算 器。

【請求項2】 前記スイッチトキャパシタ乗算器の第2 のスイッチ手段が、第2のキャパシタに充電を行うため の第1スイッチ及び、該第2のキャパシタから放電を行 20 うための第2スイッチを有し、

前記第1スイッチの切換えと同時に、第1スイッチの導通、非導通とは反転する状態に前記第3のスイッチを切換えることを特徴とする請求項1記載のスイッチトキャパシタ乗算器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、スイッチトキャパシタフィルタ等に用いられるスイッチトキャパシタ回路 に関するものである。

[0002]

【従来の技術】従来技術によるスイッチトキャパシタ乗算器の構成例を図4(a)に示す。このスイッチトキャパシタ乗算器は、キャパシタ21、22、演算乗算器23、キャパシタ21に対して、それぞれ電荷を充電、放電するためのスイッチ24、25、キャパシタ22に対して、それぞれ電荷を充電、放電するためのスイッチ26、27、そして、演算増幅器23の直流動作を安定化するためのスイッチ28とで構成される。また、信号入力端子Vin、基準電圧入力端子Vref、出力端子Voutが設けられている。

【0003】このような構成において、スイッチ24~27は、図4(b)に示すようなハイレベルの非重複期間t(ノンオーバラル時間)を持つ2相クロックφ1,φ2で導通、非導通が制御され、例えば、図示したタイミングで動作する。ここで、従来技術では、スイッチ28の導通,非導通を制御するクロックとして、キャパシタ22への充電のタイミングφ2とは、逆相のタイミングφ1で導通させる構成がとられている。但し、φ1,φ2は1で導通出態。φ1,φ2は1で増通出態。φ1,φ2は1で増通出態。φ2は1で増通出態であ

るものとする。

[0004]

【発明が解決しようとする課題】しかしながら、前述した構成では、2相クロック ϕ 1 と ϕ 2 のノンオーバラル時間 t の間、演算増幅器 2 3 には直流帰還回路が存在しないため、このノンオーバラル時間 t に出力 Vout が飽和する側に変動してしまい、出力誤差が発生する。この状態を図 5 (a) 及び同図のノンオーバラル時間 t に置ける部分拡大を図 5 (b) に示す。

【0005】また、この出力変動によりキャパシタ22には必要以上の電荷が蓄積されるため、電荷の放電動作が遅くなるという問題が生じる。この電荷放電動作が遅くなり、電荷が"0"にリセットされないまま、次のサイクルの充電が行われると、図6に示すように、出力Voutの収束値に影響を与えてしまう。このため、回路の動作スピードを遅くしなくてはならない。具体的には、クロック信号 o1, o2の周波数を低くする。

【0006】このように従来技術では、出力誤差が発生するとともに回路の動作スピードが制限されるという問題が生じる。そこで本発明は回路の高速動作を確保し、且つ出力誤差の発生を回避可能なスイッチトキャパシタ乗算器を提供することを目的とする。

[0007]

【課題を解決するための手段】本発明は上記目的を達成 するために、演算増幅器と、前記演算増幅器の反転入力 端子に接続された第1, 第2のキャパシタと、前記第1 のキャパシタと信号入力端子間に接続され、前記第1の キャパシタへの電荷の充放電を行う第1のスイッチ手段 と、前記第2のキャパシタと前記演算増幅器の出力端子 間に接続され、前記第2のキャパシタへの電荷の充放電 を行う第2のスイッチ手段と、前記演算増幅器の出力端 子と反転入力端子間に接続された第3のスイッチと、を 具備するスイッチトキャパシタ乗算器において、前記第 1. 第2のスイッチ手段は、ハイレベルの非重複期間を 持つ2相クロックで導通及び非導通が制御されると共 に、前記第3のスイッチは、前記第2のキャパシタへの 電荷の充電を制御するために前記第2のスイッチ手段に 供給されるクロックの反転信号で導通、非導通が制御さ れるスイッチトキャパシタ乗算器を提供する。

【0008】以上のような構成のスイッチトキャパシタ乗算器により、第3のスイッチを導通させるタイミングには、2相化したタイミング信号 $\phi1$, $\phi2$ のタイミング信号 $\phi1$ を用いずに、第2のキャパシタに電荷を充電するタイミング信号 $\phi2$ に対して反転したタイミング信号 $\phi2$ Bar(タイミング信号 $\phi2$ の反転信号)を用い、第3のスイッチを導通、非導通させて、切換えの際の演算増幅器の帰還路の不在状態をなくす。

[0009]

40

グ $_{\phi\,1}$ で導通させる構成がとられている。但し、 $_{\phi\,1}$, 【発明の実施の形態】以下、図面を参照して本発明の実 $_{\phi\,2}$ は $_{1}$ で導通状態、 $_{\phi\,1}$, $_{\phi\,2}$ は $_{0}$ で非導通状態であ $_{50}$ 施形態を詳細に説明する。図 $_{1}$ ($_{1}$ には、本発明によ

(

るスイッチトキャパシタ乗算器の回路構成を示し、図1 (b) には、図中のスイッチの電位を示すタイミングチ ャートを示す。

【0010】このスイッチトキャパシタ乗算器は、キャ パシタ1, 2、演算乗算器3、キャパシタ1に電荷を充 電するためのスイッチ4及びその電荷を放電するための スイッチ5、キャパシタ2に電荷を充電するためのスイ ッチ6及びその電荷を放電するためのスイッチ7、そし て、演算増幅器3の直流帰還路を確保し、回路の直流動 作を安定化させるスイッチ8とで構成され、信号入力端 10 子 Vin、基準電圧入力端子 Vref 、出力端子 Vout が設 けられている。

【0011】このスイッチトキャパシタ乗算器におい て、信号入力端子Vin側からスイッチ4、キャパシタ1 を介して演算乗算器3の(一)入力端子(反転入力端 子) に接続する。また、基準電圧入力端子Vref 側は、 他端が前記スイッチ4とキャパシタ1間に接続するスイ ッチ5の一端、前記演算乗算器3の(+)入力端子及 び、スイッチ7の一端に接続する。前記キャパシタ1と 演算乗算器3の負(-)入力端子間に、キャパシタ2の 20 い。なお、図1に示す実施形態において、スイッチ4~ 一端及び、スイッチ8の一端が接続する。キャパシタ2 の他端は前記スイッチ7の他端及びスイッチ6の一端に 接続する。前記スイッチ8の他端及び、前記スイッチ6 の他端は、前記演算乗算器3の出力端子に接続され、こ の出力端子は、出力端子Vout に接続する。

【0012】このように接続構成されたスイッチトキャ パシタ乗算器の動作について説明する。前記キャパシタ 2の容量値をC、キャパシタ1の容量値kC(kは定 数)とすると、(φ1 , φ2)=(1, 0)の状態でス イッチ4が導通して入力信号Vinのサンプリングが行わ 30 れ、キャパシタ1には容量値kCに対して、kCVinの 電荷が充電される。この時、スイッチ7が導通状態とな るため、キャパシタ2の電荷は完全に放電される。但 し、タイミング信号φ1, φ2 は1で導通状態、タイミ ング φ1 , φ2 は0で非導通状態であるものとする。

【0013】次に、タイミングが切替わり、(φ1, φ 2) = (0, 1) の状態となると、キャパシタ1の電荷 は、キャパシタ2に転送され、出力電圧は、Vout = k CVin/C=kVinと入力のk倍の電圧となる。次に、 再び、(ϕ 1 , ϕ 2) = (1, 0) の状態となるとき、 本発明では、スイッチ8を導通させるタイミングとし て、キャパシタ2への充電タイミング信号φ2 (スイッ チ6が導通状態)の反転した信号(以下、反転信号φ2B) arとする)を用いているため、演算増幅器3の帰還路が 実質的にオープンとなる時間がない。

【0014】このような動作による効果について説明す る。図2には、図1に示す本実施形態による動作と、図 4に示した従来技術による動作を比較したシュミレーシ ョン結果を示す。図2(a)は、スイッチを制御するた めの2相クロックと出力波形を示しており、図2(b) 50 7,8…スイッチ、Vin…信号入力端子、Vref

は、ノンオーバラル時間 t における同図(a)の出力波 形の部分拡大図を示す。

【0015】図2に示すように、本実施形態では、ノン オーバラル時間に出力Vout が飽和する側に変動しない ことと、ノンオーバラル時間分だけキャパシタ2の電荷 の放電動作が早く始まることにより、放電動作が早く収 東するだけでなく、出力誤差も小さくなるという利点が あることがわかる。

【0016】また、タイミングスイッチ4~8は、通 常、図3に示すようにPチャンネルトランジスタ11と Nチャンネルトランジスタ12との並列接続であるCM OSアナログスイッチで構成される。

【OO17】本実施形態において、タイミング信号 φ2B arを利用しているが、従来技術においてもタイミングス イッチ4~7では、タイミング信号φ1 , φ2 , φ2Ba r, φ1Bar (タイミング信号φ1 の反転信号) をすでに 使用していたため、本実施形態の実施にあたって、新た にφ2Barといったタイミング信号を作る必要はなく、よ ってコスト (面積) 的にみても全く不利になることはな 7を制御するタイミングは、φ1 , φ2 を入れ替えても よい。但し、この場合は、スイッチ8を制御するタイミ ング信号は φ1Barとなる。

【0018】以上のことから、本実施形態において、ス イッチ8とスイッチ6の切換わりが同時に行われるた め、演算増幅器に直流帰還回路が不在してしまう状態が なくなり、これを原因とする出力誤差の発生や必要以上 の電荷の蓄積による動作スピードの遅れがなくなる。

[0019]

40

【発明の効果】以上詳述したように本発明によれば、コ ストの増加なしで、高速動作と共に出力の高精度化が可 能なスイッチトキャパシタ乗算器を提供することができ る。

【図面の簡単な説明】

【図1】本発明による実施形態としてのスイッチトキャ パシタ乗算器の構成例と、その動作タイミングを示す図 である。

【図2】本発明の効果を説明するために本実施形態の特 性と従来技術の特性とを比較した図である。

【図3】本発明のスイッチトキャパシタ乗算器に用いた スイッチの構成例を示す図である。

【図4】従来技術によるスイッチトキャパシタ乗算器の 構成を示す図である。

【図5】従来技術によるスイッチトキャパシタ乗算器の 問題点を説明するための特性を示す図である。

【図6】従来技術によるスイッチトキャパシタ乗算器の 問題点を説明するための出力特性を示す図である。


【符号の説明】

1、2…キャパシタ、3…演算乗算器、4,5,6,

5

…基準電圧入力端子、Vout …出力端子、φ1 , φ2 ,

φ2Bar, φ1Bar…タイミング信号。



【図5】

